IBM證明0.7奈米晶片可行，但量產工廠最早5年後才會有

IBM奧爾巴尼研究實驗室製造出一顆在0.7奈米節點運行的晶片，突破了眾多工程師認為本十年內無法實現的1奈米大關。這顆晶片在指甲蓋大小的面積上整合了近1,000億個電晶體。實驗室演示結果屬實，但大規模商業量產至少還需5年。

這一架構被稱為nanostack，其工作原理是將電晶體排列成兩個垂直層，而非單一的平面層。每層包含三張奈米薄片，每張厚15個原子，層間採用交錯而非對齊的方式排列，以簡化層間電氣連接的佈線，並降低缺陷率。今年量產主流的台積電2nm製程採用單層平面奈米薄片設計，IBM在此基礎上增加了第二層。對台灣半導體產業而言，IBM此次突破為下一世代架構競爭提供了重要的技術參照。

與2021年IBM自家2nm晶片相比，性能提升顯著：相同功耗下算力提升50%，或相同工作負載下能效提升70%，SRAM密度提高40%。對於2025年合計在運算基礎設施上投入約3,000億美元的AI資料中心業者而言，70%的能效提升絕非抽象數字。這將改變資料中心建設的經濟邏輯，降低如今已成為AI推論首要運營成本的電力支出，並縮減各國正被要求建設的基礎設施規模。

IBM與Lam Research、東京威力科創、SCREEN和ASML合作開發了nanostack製造所需的製程設備。目前這些企業均未公布量產時間表。IBM自身路線圖預計最快5年內商業化導入；麻省理工學院科技評論根據相同數據得出的分析則估計，廣泛部署需要10年。差距的原因在於工程難度：垂直疊放電晶體會成倍增加故障模式，熱預算也相當緊張——第二層的所有建構過程必須維持在400°C以下，否則會損壞第一層已形成的連接。研究規模下這一限制尚可控，但在年產數十億顆晶片的工廠中，它決定著實驗室成果能否轉化為商業產品。

nanostack所確立的是，電晶體密度仍有望繼續翻倍。半導體業多年來懸而未決的問題——摩爾定律是否已觸達物理極限——有了答案：尚未。前進之路在於垂直方向。IBM半導體路線圖預計將基於nanostack架構實現至少10年的持續擴展。這一密度的首批商用晶片預計最早於2031年問世。

標籤: ASML, IBM, nanostack, semiconductors, TSMC